칩 설계 과정의 마지막 단계인 실리콘 테이프아웃(Silicon Tapeout)은 엄격하고 비용이 많이 드는 과정으로, 설계 오류가 발생할 여지가 거의 없습니다. 테이프아웃 후 설계가 실패하면 칩 제조업체는 12개월 이상 소요될 수 있는 새로운 "재설계" 주기를 시작해야 합니다. 이러한 재설계로 인한 지연은 추가적인 고비용 연구 개발 자원을 요구할 뿐만 아니라, 칩 제조업체가 제품을 제때 출시하지 못하게 할 수도 있습니다.
Keysight Technologies는 광범위한 측정 및 테스트 솔루션을 제공합니다.
키사이트 USPA 플랫폼은 칩 설계자와 엔지니어에게 칩 제조 단계로 넘어가기 전에 설계를 검증할 수 있도록 완전한 신호의 디지털 트윈을 제공하여 설계 오류 및 재설계 비용 위험을 최소화합니다. USPA 플랫폼은 초고속 신호 컨버터와 고성능 FPGA 프로토타이핑 시스템을 통합하여 설계자에게 독점 맞춤형 프로토타이핑 시스템에 대한 대안을 제공합니다.
또한 이 솔루션은 6G 무선 애플리케이션 개발, 디지털 무선 주파수 메모리, 고급 물리 연구, 레이더 및 전파 천문학과 같은 고속 데이터 수집 애플리케이션을 포함한 애플리케이션에 적합한 입출력 인터페이스를 제공합니다.
키 사이트 네트워크 및 데이터센터 솔루션 그룹 부사장 겸 총괄 매니저인 요아킴 피어링스 박사는 "키사이트의 USPA 플랫폼은 칩 개발 프로세스를 가속화하고 위험을 줄여 고비용 환경에서 최첨단 설계의 과제를 해결하는 혁신적인 솔루션을 제공합니다."라고 말했습니다. "이 강력한 플랫폼은 칩 개발자에게 미래 실리콘의 디지털 트윈을 제공하여 설계와 알고리즘을 완벽하게 검증하고 재설계와 관련된 위험과 비용을 최소화할 수 있도록 지원합니다."
[광고_2]
소스 링크
댓글 (0)